日系・大手グローバル企業（半導体）における半導体デザインエンジニア職です。
当社は、2030 年までに売上高を 200 億米ドル以上に成長させることを目指しています。
この目標を達成するため、当部門はIPD、GPU、カスタムASIC製品ラインにおける現在の製品ポートフォリオをさらに拡大していきます。
私たちは、このエキサイティングな成長の機会に私たちのチームに参加し、私たちの開発とチームの成長に変化をもたらすことができるリーダーを探しています。
エンジニアは、プロジェクト開発とIPロードマップの推進を支援します。
集積回路のアナログ設計における卓越した技術を推進し、ブロックリード設計者と協力して、仕様書からクリーンデータベースまでのブロックおよびトップレベル設計を実践的に提供して頂きます。
We aim to grow our revenues to over USD 20 billion by 2030.
To achieve this target, our division we will further expand our current product portfolio in IPD, GPU and custom ASIC product lines.
We are looking for a leader who can join our team on this exciting and growth journey and help make a difference to our developments and team growth. The engineer would help drive the project development and IP roadmap.
To drive technical excellence in Analog design of integrated circuits, delivering hands-on block and top-level design from specification to clean database in collaboration with block lead designers
JD:
– Design, verification and simulation of CMOS Analog blocks including voltage references, bias circuits, comparators and amplifiers meeting performance, area and power specifications.
– Collaborate with block leads to achieve system and design strategy for IPD products.
– Guide layout team to ensure quality of layout of own design.
– Drive silicon debugging and design characterization.
– Drive lab evaluation in collaboration with Application Engineers for own design.
– Produce high quality documentation for own IP blocks.
– Working closely with DFT engineers to ensure that own blocks follow existing strategy and implementation for DFT.
– Work closely with test and product engineers to support test development and ramp to production.
– Coach and mentor less experienced team members.
– Contribute to schematic and layout block level reviews for blocks initially designed by others.
– Take technical leadership for sub-systems and driving them from specification to production ramp.
– Interpret requirement specifications to achieve system and design strategy for IPD products.
– Take a proactive approach to driving own development plan, utilizing team members and internal development opportunities.
JD (翻訳)：
– 性能、面積、消費電力仕様を満たす電圧基準、バイアス回路、コンパレータ、アンプを含むCMOSアナログブロックの設計、検証、シミュレーション
– IPD製品のシステムおよび設計戦略を達成するために、ブロックリードと協力する
– レイアウトチームを指導し、自社設計のレイアウト品質を確保する
– シリコンのデバッグとデザインの特性評価を推進する
– アプリケーションエンジニアと協力して、自社設計のラボ評価を推進する
– 自社IPブロックの高品質ドキュメントを作成する
– DFTエンジニアと密接に協力し、自社ブロックがDFTの既存の戦略および実装に従うようにする
– テストエンジニアや製品エンジニアと密接に協力し、テスト開発と生産への立ち上げをサポートする
– 経験の浅いチームメンバーを指導する
– 初期設計ブロックの回路図およびレイアウトブロックレベルのレビューに貢献する
– サブシステムの技術的リーダーシップを取り、仕様から生産立ち上げまで推進する
– IPD製品のシステムおよび設計戦略を達成するために要求仕様を解釈する
– チームメンバーや社内の開発機会を活用し、積極的に自身の開発計画を推進する
Requirements
必須要件
– 5～8年の半導体デザイン経験
– 様々なツールや手順を使いこなし、スペシャリストレベルに達する能力
– 最小限の指示で作業する能力（単独または共同作業
– 解決策を得るための方法/手法を選択する適切な判断能力
– 自信をもって自分の専門知識や仕事を他者と共有できる。
– 創造性と創意工夫をもって、プロジェクト、プログラム、ビジネスイニシアチブに大きく貢献できる。
– 経験の浅いチームメンバーをサポートし、指導する能力
– 異文化に対する認識と感受性
– 成果志向であり、タイトなスケジュールの下、オンタイムで成果を出すことができる
– 独立して、またチームの一員として働く能力
– 口頭および書面での優れた英語力
– 革新的なソリューションを提案する能力
– マルチサイト、マルチカルチャー環境における簡潔かつ正確なコミュニケーションおよびプレゼンテーションスキル
あると尚可
– 自動車用アプリケーションまたは製品の開発経験
– IPD製品、GDU製品ラインの経験
英語：日常会話ができる（TOEIC
600）and 日本語：相手の話を聞ける
Requirements：
– Typically 5 – 8 years experience in Semiconductor design
– Strong competence with various tools and procedures,
reaching specialist level
– Ability to work with minimal instruction – either independently or collaboratively
– Ability to make good judgement in selecting
method/technique for obtaining solutions
– Able to confidently share own expertise and work to others
– Able to make significant contribution to projects,
programs and business initiatives with creativity and ingenuity
– Ability to support and mentor less experienced team
members
– Cross cultural awareness and sensitivity
– Results-oriented and able to deliver on-time under tight
schedule
– Ability to work both independently and part of a team
– Excellent command of verbal and written English
– Ability to propose innovative solutions
– Concise and precise communication and presentation skills
within multi-site and multi-cultural environment
Nice to have:
– Experience in development of automotive applications or products
– Experience in IPD product line
– Experience in GDU product line必須要件
– 5～8年の半導体デザイン経験
– 様々なツールや手順を使いこなし、スペシャリストレベルに達する能力
– 最小限の指示で作業する能力（単独または共同作業
– 解決策を得るための方法/手法を選択する適切な判断能力
– 自信をもって自分の専門知識や仕事を他者と共有できる
– 創造性と創意工夫をもって、プロジェクト、プログラム、ビジネスイニシアチブに大きく貢献できる
– 経験の浅いチームメンバーをサポートし、指導する能力
– 異文化に対する認識と感受性
– 成果志向であり、タイトなスケジュールの下、オンタイムで成果を出すことができる
– 独立して、またチームの一員として働く能力
– 口頭および書面での優れた英語力（ビジネスレベル以上）および初級ビジネス～日常会話レベルの日本語力
– 革新的なソリューションを提案する能力
– マルチサイト、マルチカルチャー環境における簡潔かつ正確なコミュニケーションおよびプレゼンテーションスキル
– 英語：日常会話ができる（TOEIC 600）and 日本語：相手の話を聞ける
あると尚可
– 自動車用アプリケーションまたは製品の開発経験
– IPD製品、GDU製品ラインの経験
Requirements：
– Typically 5 – 8 years experience in Semiconductor design
– Strong competence with various tools and procedures, reaching specialist level
– Ability to work with minimal instruction – either independently or collaboratively
– Ability to make good judgement in selecting method/technique for obtaining solutions
– Able to confidently share own expertise and work to others
– Able to make significant contribution to projects, programs and business initiatives with creativity and ingenuity
– Ability to support and mentor less experienced team members
– Cross cultural awareness and sensitivity
– Results-oriented and able to deliver on-time under tight schedule
– Ability to work both independently and part of a team
– Excellent command of verbal and written English
– Ability to propose innovative solutions
– Concise and precise communication and presentation skills within multi-site and multi-cultural environment
Nice to have:
– Experience in development of automotive applications or products
– Experience in IPD product line
– Experience in GDU product line
Benefits
想定年収：1000万円 （原燃首、経験スキルを考慮の上、優遇）
勤務地：東京あるいは在宅にて勤務
（転勤が発生する場合に対応できることが条件で、地方からの就業も応相談）
海外在住者は国内への転居が求められます。
勤務時間: 9:00～17:30 休憩時間：1時間
休日・休暇: 完全週休二日(土日) 年次有給休暇/出産予定・育児休職/短時間勤務
諸手当: 通勤手当, 住宅手当 残業手当 財形貯蓄制度、持株会制度、賃貸住宅手当、健康増進、健康診断、医療施設の各種制度、厚生年金制度、企業年金等
China 
